半导体器件
2019-11-22

半导体器件

提供一种半导体器件的结构及其制造方法,其中即使在显示部分的尺寸增加到大尺寸荧光屏的情况下也能实现低功耗。象素部分中的栅极形成为主要含有W的材料膜、主要含有Al的材料膜、和主要含有Ti的材料膜的三层结构,以便降低布线电阻。采用IPC刻蚀装置刻蚀布线。栅极具有锥形,并且成为锥形的区域的宽度设定为1μm或以上。

此时,在NAND电路403a中,具有与任何一个A1、A2、...、和An(这些被称为正选择线)连接的栅的n沟道TFTs 404-406互相并联连接,并与作为公用源的负电源线(VDL)410连接,还与作为公用漏的输出线71连接。而且,具有与任何一个A1、A2、...、和An(这些被称为负选择线)连接的栅的n沟道TFTs 407-409互相串联连接。位于电路端部的n沟道TFT 409的源与正电源线(VDH)412连接。位于另一电路端部的n沟道TFT 407的漏与输出线411连接。

接下来,形成覆盖以岛状分开的半导体层102-106的栅绝缘膜107。栅绝缘膜107是利用等离子体CVD法或溅射法并由包含硅的绝缘膜形成的,其厚度设定为40nm-150nm。。当然,栅绝缘膜107还可以用做包含硅的单层绝缘膜或其叠层结构。

在栅绝缘膜107上叠加膜厚为20nm-100nm的作为第一导电膜的钨(W)膜108a、膜厚为100nm-500nm的作为第二导电膜的铝(Al)膜108b、和膜厚为20nm-100nm的钛(Ti)膜108c。这里,在栅绝缘膜上按顺序叠加膜厚为50nm的钨膜、膜厚为500nm的铝和钛的合金(Al-Ti)膜、和膜厚为30nm的钛膜。

在本例中,将介绍制造由在实施例1中得到的有源矩阵衬底制成的液晶组件的步骤。

而且,由AlNxOy表示的层可以用做提供在TFT的有源层和OLED之间的绝缘膜的另一材料。采用例如氮化铝(AlN)靶进行溅射法,通过在其中混合了氩气、氮气和氧气的气氛中的膜形成得到的含有铝的氮氧化物层(由AlNxOy表示的的层是含有2.5原子%-47.5原子%的氮的膜。除了能阻挡潮气和氧的效果之外,该膜的特征还在于高导热性、热辐射效果和极高的透光特性。另外,可以防止杂质如碱金属或碱土金属进入TFT的有源层。

这样,通过总共进行六次光刻步骤,即采用六个掩模,可以形成包括具有象素TFT(n沟道TFT)的象素部分和具有如图7A所示的EEMOS电路(n沟道TFTs)的驱动电路的元件衬底。注意,这里示出了制造透射型显示器件的例子。但是,也可以采用具有高反射特性的材料用于象素电极而制造反射型显示器件。当制造反射型显示器件时,由于象素电极可以与栅布线同时形成,因此可采用五个掩模形成元件衬底。

另外,如图10所示,第一电极1104、第二电极1105和源布线1106同时形成在覆盖第一半导体层和第二半导体层的绝缘膜上。并且,象素电极1111、连接电极1110、栅布线1107和公用布线1109同时形成在覆盖源布线的层间绝缘膜上。

当采用氧化硅膜时,利用等离子体CVD法混合TEOS(原硅酸四乙酯)和O2,反应压力设定为40Pa,衬底温度设定为300℃-400℃。然后,在0.5W/cm2-0.8W/cm2的高频(13.56MHz)功率密度下进行放电,形成氧化硅膜。之后,当对如此形成的氧化硅膜在400℃-500℃下进行热处理时,可以得到作为栅绝缘膜的最佳性能。

下面将介绍本发明的实施方式。

此外,用各向异性导电树脂将由基底膜和布线构成的FPC 211粘接到外部输入端子上。另外,用强化板增强该装置的机械强度。

在图9中,参考标记1101表示第一半导体层,1102和1103表示第二半导体层,1104表示第一电极,1105表示第二电极,1106表示源布线,1107表示栅布线,1108和1109表示公用布线,1110表示连接电极,1111表示象素电极。注意,象素电极和公用布线可以如此设置:即产生与衬底表面平行的电场。而且,公用布线可以设置成与源布线叠加。这样,提高了象素部分的开口比。

半导体器件

一种被用作ID芯片并且只能重写数据一次的半导体器件。以及,用作在非制作芯片时可以被写入数据的ID芯片的半导体器件。本发明包括位于绝缘衬底上的调制电路、解调电路、逻辑电路、存储电路以及天线电路。调制电路和解调电路电连接到天线电路,解调电路连接到逻辑电路,存储电路存储逻辑电路的输出信号,并且存储电路是使用熔丝元件的熔丝存储电路。

使用图27描述了ID芯片被设置在诸如杂货的商品中用于安全控制的情况。

随后,使用粘合材料4008将剥离的存储部分和逻辑电路部分粘合到载体4009。(参见图17B)。作为粘合材料4008,使用的是可以将载体4009与基膜3001互相粘合的材料。例如,可以使用各种可固化的粘合材料,诸如反应可固化粘合材料、热可固化粘合材料、诸如紫外可固化粘合材料的光可固化粘合材料以及厌氧的粘合材料。

至于除了这种偷窃物体之外的遗留物体或者遗漏物体,也可借助于GPS获得当前位置信息。

随后,在TFT上形成层间膜53(图231)。对于层间膜53,可以使用聚酰亚胺、丙烯酸、聚酰胺和诸如硅氧烷的耐热有机树脂。至于形成方法,可以使用旋涂、浸渍、喷洒涂敷、微滴释放(例如,喷墨法、丝网印刷、胶印)、刮刀、辊式涂布机、帘幕式淋涂机、刮刀式涂胶机等。或者,可以使用无机材料,诸如氧化硅、硅的氮化物、氮氧化硅、PSG(磷玻璃)、BPSG(硼酸-磷-硅化物-玻璃)以及氧化铝的薄膜。注意,也可以叠置这些绝缘膜来形成层间膜53。

在读取存储单元700中的数据的情况下,行解码器702操作来选择字线720,使得晶体管705到707导通。然后,列解码器701操作来接通列开关722,使得位线717和输出布线727相互连接。随后,接通开关726以将输出布线727连接到负载电阻器7¾和放大器704。此时,开关725关闭。

使用图4描述了使用ID芯片的单个识别系统的概览图。图4示出了在没有接触的情况下,用于获得包的个体数据的单个识别系统的概览图。存储特定个体数据的ID芯片40被附着到或者嵌入在包404中。无线电波从询问器(还被称作阅读器/记录器)403的天线单元402被发送到ID芯片401。当接收该无线电波时,ID芯片401作为应答向天线单元402发送其中的个体数据。天线单元402向询问器403发送该个体数据以识别它。采用这样的方式,询问器403可以获得包404的数据。此外,该系统能够实现物流管理、计数、杜绝伪造等。

对于可能存储多个递送地址的饮料来讲,通过设置ID芯片,可以减小手工输入所需要的时间,从而可以降低由于手工操作造成的输入错误。除此之外,可以减小在物流管理领域中最昂贵的劳动力成本。因此,设置ID芯片使得能在低成本下以更少错误进行物流管理。

注意,在衬底的背面上形成绝缘膜的情况下以及当形成绝缘膜75时,通过刻蚀除去背面上的绝缘膜,覆盖衬底的整个表面的抗蚀剂用作掩模(背面处理)。

半导体器件

一种半导体薄膜,其形成有横向生长区,它是柱状或针状晶体的集合,其通常平行于衬底伸展。用具有等效能量激光或强光对半导体薄膜进行照射,结果使相邻的柱状或针状晶体结合在一起,形成实质上没有晶界的区域,即实质上可看作单晶的单畴区。半导体器件可通过使用单畴区作为有源层而形成。本发明还涉及制造所述半导体薄膜的方法和含有该半导体薄膜的器件和电器。

象,硅膜会在晶界部分上凸起,其中晶界部分就是部分AH相互抵触的部分,(见图

和用于P沟道TFT的有源层504。每个有源层503和504均只由单畴区制成。

由于这些氢原子是活性的,因此它们会中和并消除硅的悬空键和在有源层305与栅绝缘膜304之间边界上的能量水平。

首先,形成比栅电极820厚的绝缘膜(未示出)如氧化硅膜,以便将其覆盖。当

本实施例涉及的是将第一实施例中的激光照射用具有等效能量的强光照射来代替的情况,RTA(迅速热退光)是公知用于此目的的技术方法。

该步骤的结果,借助于卤素的金属元素的除气作用,使镍从有源层中被除去,以达到小于1X1017原子/cm3的浓度(最好低于1X1016原子/cm3的浓度,并最好低于自旋浓度)。这些浓度值是通过SIMS(二次离子质谱测定法)的测量结果所获得的测量值。热氧化反应是在有源层和氧化硅膜之间的界面上进行的,使得形成大约200i厚度的热氧化膜。为了减小截止电流,设置一定条件是有效的,使得有源层的最终的厚度

在该步骤中,构成横向生长区的柱状或针状晶体通过激光照射局部被加热到高温,此时,聚集在柱状或针状晶体之间晶界(在图1B中用标号103所示)上的金属硅化物(在本实施例中为硅化镍)会首先熔化。

驱动器电路设置在有源矩阵区域周围。所有这些电路均可集成在单个玻璃衬底(或石英

像大于1500iJ卩样厚,那么在以后的杂质离子注入步骤中会形成偏心式栅区。

只使用单畴区来形成半导体器件的有源层。

在通过低压热CVD法所形成的非晶硅膜中,在后来的结晶步骤中天然核的出现率是小的。由于各晶体之间干扰的低速率(阻止晶体生长的各晶体碰撞)对于横向生长长度的增加是理想的。

在电极912与位于电极912下的有源层907漏区之间形成电容器904。对电极912施加固定电压。DRAM按存储装置操作,使得电荷借助于TFT由电容器904写入或读取。

的源和漏区528和530通过图6C步骤的离子注入不会受到很大损坏。

代之以铝,还可使用能够阳极化的另外金属,如钽。

述,其是由本受让人申请的。在这些公开出版物中所描述的方法中,结晶度优异的结晶

半导体器件

本发明的目的是提供一种半导体器件,该半导体器件在制造过程以外时也可以写入数据,并且可以防止因改写的伪造。此外,本发明的目的是以廉价提供由简单结构的有机存储器来构成的半导体器件。通过构成将晶体管并联连接或串联连接到具有有机化合物层的有机元件的存储单元,并串联连接或并联连接该存储单元,而构成NAND型或NOR型存储器。所述有机元件可以通过施加电流或电压、照射光等来不可逆性地改变其电气特性。

另外,可以给阅读器/记录器1704中附加用于输入密码的键盘1705,以便防止由第三方使用IC卡1701擅自进行结算。注意,本实施例仅仅描述了一些实例,本发明并不限于这些用途。

注意,在将如上述那样的有机元件用于存储电路的情况下,当读出数据时每次向有机元件施加预定的电压值(不会短路程度的电压值),而进行读出其电阻值。因此,上述那样的有机元件的电流电压特性需要具有一个特性,就是即使连续地进行读出动作,即连续地施加预定的电压值,该电流电压特性也不发生变化。

以下作为防止伪造的实例,说明将ID芯片安装到护照或驾驶执照等的情况。

发明内容

图13是示出使用本发明的包的视图。

在上述中,所述有机元件具有有机化合物层,所述含有有机化合物的层具有通过照射光而改变其电阻的材料。

当读取数据时,从电流源519至521经由开关514、516和518向浮栅晶体管施加电流。读出放大器532至534增幅此时的电位,并作为信号取出。关于闪存器,以下文件中有所记述。(参照非专利文件1)

图15是示出使用本发明的食品管理的视图。

图18D示出了在制造商品时将用于识别的ID芯片组合到商品中的实例。在图18D中,ID芯片1831组合到显示器的外壳1830中。本发明应用于ID芯片1831中的电路。通过使用这样的结构,可以简化商品的制造商的识别、商品的流通管理等。注意,在此示出显示器的外壳的例子,当然本发明并不局限于此,并且本发明可以应用于各种电子器件和物品中。

使用图19描述ID芯片被附着到弯曲表面的情况,即TFT垂直配置到ID芯片画出的弧形的情况。在图19中示出的ID芯片所包括的TFT中,电流的方向、即漏极-栅极-源极的位置在于同一直线上,以便使受到的应力影响较小。通过采用这样的配置,可以抑制TFT特性的波动。另外,构成TFT的晶体的方向与电流的方向相同。通过由CWLC等形成TFT的晶体,可以使S值为0.35V/dec或更小,(优选的是0.09至0.25V/dec),并且使迁移率为100cm2/Vs或更多。 在使用这种TFT构成19级环形振荡器的情况下,3至5V的电源电压的振荡频率是IMHz或更大,优选是IOOMHz或更大。并且使用3至5V的电源电压时,反相器的每一级的延迟时间是^ns,优选是0.26ns或更小。

11 在通过光学性作用来进行写入数据的情况下,第一导电层243和第二导电层245的一方或双方由具有透光性的材料如氧化铟锡(ITO)等来形成,或者由透射光的厚度来形成。另一方面,在通过电气性作用来进行写入数据的情况下,用于第一导电层243和第二导电层M5的材料没有特别的限定。

图2是示出常规的半导体器件的构成的框图。

如上所述,因为通过安装ID芯片来可以增加提供给消费者的数据,因此,消费者能够没有顾虑地购买商品。

实施例3

半导体器件

一个目的是提供以具有良好的显示质量的显示器件为代表的半导体器件,其中抑制产生于半导体层与电极之间的连接部分中的寄生电阻并且防止诸如电压降低、到像素的信号布线中的缺陷、灰度级中的缺陷等的由于布线电阻的不利影响。为了达到上述目的,根据本发明的半导体器件可具有将薄膜晶体管连接至具有低电阻的布线的结构,在所述薄膜晶体管中包含具有高氧亲和性的金属的源极电极及漏极电极被连接至具有被抑制的杂质浓度的氧化物半导体层。此外,包含氧化物半导体的薄膜晶体管可由绝缘膜围绕以便密封。

能将在其中液晶层设置于透光导电膜7067上的结构应用于液晶显示器件。

对于与半导体层113接触的导电膜特别优选具有氧亲和性的金属,以便形成具有氧亲和性的金属与氧化物半导体的结。在具有氧亲和性的金属之中特别优选钛。在本实施例中,形成在其中层叠有钛膜(具有IOOnm的厚度)、铝膜(具有200nm的厚度)以及钛膜(具有IOOnm的厚度)的三层导电膜。可使用氮化钛膜代替钛膜。

通过用具有包含Cu的层及包含具有比Cu更高熔点的元素的层的叠层结构形成源极布线,抑制包含Cu的层的迁移;因此,能改善半导体器件的可靠性。另外,也可以接受这种结构,其中包含具有比Cu更高熔点的元素的另一个层形成于源极布线210上,以便包含Cu的层被夹在包含具有比Cu更高熔点的元素的层之间。请注意取决于半导体器件的使用环境或使用条件,可使用仅包含Cu的层形成源极布线。

具有不同形状的像素电极层624及626由狭缝625分开。以围绕具有V形状的像素电极层624的方式形成像素电极层626。为了控制液晶的取向,使施加至像素电极层624与626之间的电压由TFT628及629而变化。图36图示此像素结构的等效电路。TFT628连接至栅极布线602。TFT629连接至栅极布线603。TFT628及629两者连接至源极布线616。当将不同栅极信号供给至栅极布线602及603时,液晶元件651及652操作能不同。换句话说,当单独地控制TFT628及629的操作以精确控制液晶元件651及652中的液晶的取向时,能增加观察角度。

接着,通过溅射法在外涂层上形成包含加入了氧化硅的氧化铟锡的对电极731。为了减小对电极731的电阻,在250°C进行1小时的加热。

另外,图12B1及12B2分别是源极信号线端子的截面图及俯视图。图12B1是沿着图12B2中的线D1-D2的截面图。在源极信号线端子中,如图12B1图示的,绝缘层360、绝缘层361、绝缘层362形成于衬底300上,电极352形成于绝缘层362上,绝缘层363及绝缘层364形成于电极352上,源极布线354a形成于绝缘层364上,源极布线354b形成于源极布线354a上,绝缘层365形成于源极布线354b上,以及透明导电层355形成于绝缘层365及电极352上。此处,将源极布线354a及源极布线354b统称作源极布线354。此外,对绝缘层363至365的末端部分进行构图,以便露出电极352末端部分且其与透明导电层355直接接触。在绝缘层363及绝缘层364中形成接触孔,通过该接触孔作为源极信号线端子的第二端子起作用的电极352与源极布线354彼此连接。与第二端子即电极352的末端部分直接接触的透明导电层355是作为输入端子起作用的连接端子电极。此处,能分别使用与实施例1及2中描述的一对电极207a及207b、源极布线209、源极布线210以及电极212的材料及方法相似的材料及方法形成电极352、源极布线354a、源极布线354b以及透明导电层355。另外,能分别使用与实施例1及2中描述的绝缘层201、绝缘层204a及204b、绝缘层208a及208b以及绝缘层211的材料及方法相似的材料及方法形成绝缘层360至365。

接着,通过光刻法、喷墨法等在导电膜上形成掩模,然后使用掩模蚀刻导电膜;从而,能形成栅极布线203及存储电容器布线214。在本实施例中,使用通过第二光刻步骤形成的抗蚀剂掩模选择性地蚀刻导电膜,由此形成栅极布线203及存储电容器布线214(参照图4B)。

当对氧化物半导体层205与使用具有高氧亲和性的金属导电膜形成的电极207a及电极207b接触的区域进行第二热处理时,氧容易移动至金属导电膜侧且与具有高氧亲和性的金属导电膜接触的区域中的氧化物半导体层变为η型。作为具有高氧亲和性的金属的一个例子,能给出Ti。

图IA及IB图示根据一实施例的显示器件的结构;

公共连接部分96设置在像素部分之外的区域中,并且是通过导电粒子(诸如镀金的塑料粒子)与面向公共连接部分96设置的具有连接部分的衬底电连接的连接部分。参照图IlB描述在其中在将栅极布线45a及栅极布线45b按照该顺序层叠的导电层上形成有公共连接部分96的一个例子。

在图38中图示的薄膜晶体管253是类似于薄膜晶体管250的沟道蚀刻薄膜晶体管,且包含设置于衬底200上的绝缘层201,设置于绝缘层201上的栅极布线202,设置于栅极布线202上的栅极布线203,设置于栅极布线203上的绝缘层204a,设置于绝缘层204a上的绝缘层204b,设置于绝缘层204b上的半导体层205,设置于半导体层205上的一对电极207a及207b,设置于电极207a、电极207b及半导体层205上的绝缘层208a,设置于绝缘层208a上的绝缘层208b,通过设置于绝缘层208a及绝缘层208b中的开口与电极207a接触的源极布线209,设置于源极布线209上的源极布线210,设置于源极布线210上的绝缘层211,以及通过设置于绝缘层211、绝缘层208a及绝缘层208b中的开口与电极207b接触的电极212。

多色调掩模是能进行三个等级的曝光以获取曝光部分、半曝光部分及非曝光部分的光掩模。在穿过多色调掩模之后,光具有多种强度。用多色调掩模的一次曝光及显影过程能形成具有多个厚度的区域的抗蚀剂掩模(典型地,两种厚度)。因此,通过使用多色调掩模,能减小光掩模的数量。

接着,参照图17A至17C描述发光元件的结构。此处,通过以η沟道驱动器TFT作为一个例子描述像素的截面结构。用于图17Α至17C图示的半导体器件的发光元件驱动TFT700U7011及7021能以实施例1及2中描述的薄膜晶体管的方式相似的方式制造且为各包含氧化物半导体层的高度可靠的薄膜晶体管。

屏幕尺寸或清晰度的增加倾向于增加显示部分中的布线电阻。布线电阻的增加引起信号线的向末端部分的信号传输的延迟、电源线的电压下降等。其结果是,引起显示质量的劣化诸如显示不均匀或灰度级缺陷,或引起功率消耗增加。

形成于第一衬底4501上的像素部分4502、信号线驱动器电路4503a及4503b、以及扫描线驱动器电路4504a及4504b各包含多个薄膜晶体管,且图15B中作为一个例子图示出像素部分4502中所包含的薄膜晶体管4510及信号线驱动器电路4503a中所包含的薄膜晶体管4509。在薄膜晶体管4509及4510上设置绝缘层454U4542及4543。在薄膜晶体管4510上设置绝缘层4544。另外,在第一衬底4501上设置绝缘层4545,且在薄膜晶体管的栅极电极层上设置绝缘层4546及绝缘层4547。源极布线4548设置在绝缘层4542上且通过形成于绝缘层4541及绝缘层4542中的接触孔连接至薄膜晶体管4510的源极电极层或漏极电极层。

半导体器件

包括具有稳定电特性的薄膜晶体管的高度可靠半导体器件,以及其制造方法。在制造包括薄膜晶体管(其中包括沟道形成区的半导体层是氧化物半导体层)在内的半导体器件的方法中,在氧气气氛中执行减少诸如湿气之类的杂质来改进氧化物半导体层的纯度并氧化该氧化物半导体层的热处理(用于脱水或脱氢的热处理)。不仅减少氧化物半导体层中诸如湿气之类的杂质,还减少了栅绝缘层中已经存在的那些杂质,且减少了诸如在氧化物半导体层与被设置在与氧化物半导体层接触的上面和下面的膜之间界面中存在的湿气之类的杂质。

在氧化物半导体层膜沉积自后或者在图案化氧化物半导体层之后,优选的是在氧气气氛中执行用于脱水或脱氢的热处理、然后在该/一个氧气气氛或惰性气体气氛中执行缓慢冷却。作为用于脱水或脱氢的热处理,在高于或等于200°C并低于衬底的应变点的温度处,优选的是高于或等于400°C并低于或等于700°C。在氧化物半导体层上执行氧气气氛中的热处理,藉此形成氧化物半导体层1403(见图13A)。在这个实施例中,氧化物半导体层1403处于微晶状态或多晶状态。

图24A是用于驱动发光元件的TFT7001是n型而且光从发光元件7002发射至阳极7〇〇5侧的情况下的像素的截面图。在图24A中,发光元件7002的阴极7003电连接至用于驱动发光元件的TFT7001,而发光层7004和阳极7005以此顺序堆叠在阴极7003上。阴极7003可由多种导电材料制成,只要它们具有低功函数并反射光。例如,优选的是使用Ca、Al、CaF、MgAg、AlLi等。发光层7004可使用单层或堆叠的多层形成。当使用多层形成发光层7004时,则通过按照这个顺序在阴极7003上堆叠电子注入层、电子传输层、发光层、空穴传输层以及空穴注入层形成发光层7004。注意,不需要设置所有这些层。阳极7005使用诸如包含氧化钨的氧化铟、包含氧化钨的氧化锌铟、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧锡化铟(下文称为H0)、氧化锌铟或添加了氧化硅的氧化锡铟之类的透光导电材料制成。

本申请基于2〇〇9年7月10日向日本专利局提交的日本专利申请2〇〇9_164134,该申请的全部内容通过引用结合于此。

例如,作为栅电极层401的两层的叠层结构,以下结构是优选的:钼层堆叠在铝层之上的两层结构,钼层堆叠在铜层之上的两层结构,氮化钛层或氮化钽层堆叠在铜层之上的两层结构,以及氮化钛层和钼层堆叠的两层结构。作为三层结构的叠层结构,优选的是使用叠层钨层或氮化钨层、铝和硅的合金层或铝和钛的合金层、以及氮化钛层或钛层。

进一步,在形成沟道保护层1418之后,薄膜晶体管143〇在氧气气氛或惰性气体气氛中经受热处理(优选地在高于或等于150°C且低于350°C的温度处)。例如,在氮气气氛中、在250°C下执行一小时的热处理。通过热处理,在与沟道保护层1418接触的同时加热氧化物半导体层1403;相应地,可减少薄膜晶体管1470的电特性的变化。对于这个热处理没有什么特别的限制(优选地在高于或等于150°C且低于350°C的温度处),只要在沟道保护层1418形成之后执行即可。可在不增加步骤数量的情况下执行热处理,通过将热处理也在另一个步骤中执行,诸如在树脂层形成过程中的热处理或者用于减少透明导电层的电阻的热处理。可与此处描述的任何其他实施例以合适的组合来实现实施例7。

接着,可在形成氧化物绝缘层107后进行热处理。可在氧气气氛或氮气其气氛中,在高于或等于150°C且低于350°C的温度处执行热处理。通过热处理,在与氧化物绝缘层107接触的同时加热氧化物半导体层103;相应地,可改进薄膜晶体管的电特性并减少其电特性的变化。对于这个热处理没有什么特别的限制(优选地在高于或等于150°C且低于350°C的温度处),只要在氧化物绝缘层407形成之后执行即可。通过将热处理也在另一个步骤(诸如在树脂层形成过程中的热处理或者用于减少透明导电层的电阻的热处理)中执行,可在不壻刀n步骤数量的情况卜执行热处理。

在同一室中执行从第一处理步骤到第二处理步骤的一系列步骤在此说明书的连续处理的定义的范围内。

在实施例12中,将描述电子纸的示例作为本发明实施例的半导体器件。

注意,硅氧烷基树脂是使用作为起始材料的硅氧烷材料形成具有Si-0-Si键的树月旨。硅氧烷基树脂可包括用有机基(例如烷基或芳香基)或氟基作为取代基。该有机基可包括氟基。

图1SC中所示的脉冲输出电路包括第一到第十三晶体管幻到似。信号或电源电势从被提供了第一电源电势VDD的电源线51、被提供了第二电源电势VCC的电源线52、以及被提供了第三电源电势VSS的电源线53而被提供到第一到第十三晶体管31到43。此处,图18C中每一个电源线的电源电势的大小关系如下:第一电源电势VDD高于或等于第二电源电势VCC,且第二电源电势VCC高于或等于第三电源电势VSS。尽管第一到第四时钟信号(CK1)到(CK4)的每一个是在恒定循环在H电平信号和L电平信号之间交替的信号;且当时钟信号处于H电平时电势为VDD,当时钟信号处于L电平时电势为VSS。将电源线51的电势VDD设定为高于电源线52的电势VCC,藉此在不反向地影响操作的情况下减少施加到晶体管栅电极的电势;因此,可减少晶体管阈值的漂移并抑制劣化。优选的是将具有四个端子的薄膜晶体管用作第一晶体管31到第十三晶体管43中的第一晶体管31和第六到第九晶体管36到39。第一晶体管31和第六到第九晶体管36到39是通过其将连接至源和漏电极中的一个电极的节点的电势通过控制信号改变为栅电极,且对于输入每一个的栅电极的控制信号的响应速度的增力口(导通电流的急剧上升)可减少脉冲输出电路的故障。因此,通过使用每一个具有四个端子的薄膜晶体管,可控制阈值电压,所以可减少脉冲输出电路的故障。